Innovative failure analysis solutions for advanced packaging

Inovativní přístupy k analýze poruch v pokročilém polovodičovém pouzdření

Význam tématu

Pokročilé pouzdření (2.5D, 3D, WLP, FOWLP, chiplety, HB, HBM) je klíčové pro další zvyšování výkonu, energetické efektivity a miniaturizace elektronických systémů. Současně však přináší nové režimy poruch — elektromigraci, delaminace, tvorbu dutin v podfillu, pnutí spojené s TSV, váhové deformace a problémy s mikrokontakty — které vyžadují specializované metody failure analysis (FA). Robustní FA zkracuje dobu uvedení na trh, zvyšuje výtěžnost a snižuje riziko selhání v kritických aplikacích (automotive, aerospace, AI/HPC).

Cíle a přehled studie / článku

Tento white paper shrnuje hlavní mechanismy selhání v moderním pouzdření a porovnává nedestruktivní a destruktivní metody analýzy poruch. Dokument popisuje praktické pracovní postupy na úrovních wafer → die → device, uvádí výhody kombinace technik (XCT, SAM, LIT, FIB-SEM, TEM) a představuje integrované řešení pro rychlou lokalizaci poruch a hlubokou charakterizaci jejich příčin. Součástí je také přehled softwarových nástrojů a automatizovaných workflow pro zvýšení průchodnosti a konzistence FA.

Použitá metodika a instrumentace

Popisované metodiky zahrnují:

- Nondestruktivní vyšetření: X-ray computed tomography (micro‑CT, nano‑CT, dual‑energy XCT) pro 3D kontrolu dutin, prasklin a spojů; scanning acoustic microscopy (SAM, různé frekvenční módy C/B/A/through‑scan) pro odhalení delaminací a voidů v podfillu; lock‑in thermography (LIT) pro lokalizaci aktivních tepelných „hotspotů“ souvisejících s elektromigrací a zkraty.

- Destruktivní a lokalizační metody: DualBeam FIB‑SEM (site‑specific cross‑section, slice & view, 3D FIB tomografie) pro cílené odebírání vrstev a SEM zobrazování; (S)TEM a 3D TEM tomografie pro atomární rozlišení intermetalických sloučenin, IMC, definici poruchových rozhraní a sledování propagace trhlin; EDS/EBSD pro elementární a krystalografickou analýzu; in‑situ elektrické/termomechanické experimenty v SEM/TEM.

Použitá instrumentace (vyjmenovaná v textu):

• Thermo Scientific ELITE™ System (wafer‑level thermal/defect localization)
• Thermo Scientific Apreo ChemiSEM™ (SEM + rychlá elementární analýza)
• Thermo Scientific Helios™ 5 Hydra / Helios 5 PXL / Helios 6 HD PFIB‑SEM (site‑specific delayering, 3D FIB)
• Thermo Scientific Talos™ F200S G2 (S)TEM, Spectra (S)TEM, Metrios (S)TEM
• Thermo Scientific Meridian EX System (e‑beam probing)
• Hyperion II, nProber IV, AutoTEM™, iFast, Avizo™ Software
• Acoustic X‑ray micro‑CT systémy a IR kamery pro LIT

Hlavní výsledky a diskuse

Identifikované primární režimy poruch:

• Electromigrace v mikrobumpech, RDL a HB spojích: vede k tvorbě dutin, nárůstu odporu a časovým otevřením vedení.
• Delaminace a voidy v podfillu/epoxidu způsobené CTE mismatch: vedou ke snížené tepelně‑mechanické stabilitě a lokálnímu přehřátí.
• TSV‑indukované pnutí: lokální trhliny, změny mobility tranzistorů a snížení výtěžnosti u 3D‑stacků.
• Whisker growth a únava pájek: riziko náhodných zkratů a selhání spojů při cyklickém zatížení.
• Warpage a die cracking: kritické u velkých FOWLP/tenkých čipletů, ovlivňuje alignaci a svařitelnost.

Metody — silné a slabé stránky:

- XCT je vynikající pro 3D lokalizaci dutin, prasklin a celkových struktur, má však omezení u velmi hustých metalických vrstev (artefakty, beam hardening) a u sub‑10 nm logických prvků.
- SAM je citlivé na polymerní a adhezní defekty (delaminace, voidy), nabízí vysoké rozlišení při vyšších frekvencích, ale omezenou penetraci do hlubších vrstev a horší zobrazení metalických oblastí.
- LIT umožňuje rychlou non‑contact lokalizaci aktivních poruch (tepelné anomálie) a je vhodné pro testování pod zátěží; omezením je nižší strukturální detail a problémy v metal‑dense oblastech.
- FIB‑SEM a (S)TEM poskytují nezbytné nanometrické informace pro určení příčin poruch (IMC, kontaminanty, iniciace trhlin) a přímo připravují vzorky pro TEM, avšak jsou destruktivní a časově náročné.

Kombinovaný workflow (wafer → die → device) zvyšuje efektivitu diagnostiky: rychlá nondestruktivní lokalizace (ELITE/XCT/LIT/SAM) nasměruje cílené FIB demontáže a TEM analýzy pro potvrzení root cause. Softwarová integrace (Avizo, AutoTEM, iFast) zkracuje čas přípravy a interpretace dat.

Přínosy a praktické využití metody

- Zrychlení root‑cause analýzy a snížení počtu falešně analyzovaných vzorků prostřednictvím kombinace technik.
- Zlepšení výtěžnosti a spolehlivosti produktů díky včasné detekci výrobních anomálií (wafer level screening).
- Možnost optimalizace materiálů a procesů (underfill, bonding, soldering, hybrid bonding) na základě detailních elementárních a mikrostrukturních dat.
- Podpora validace nových konstrukcí (chiplet, HBM, TSV) a kvalifikace pro kritické aplikace (auto, aerospace, datacentra).

Budoucí trendy a možnosti využití

- Integrace AI / strojového učení pro automatickou detekci a klasifikaci defektů v XCT, SAM a LIT snímcích a pro rychlé rozhodování v HVM prostředí.
- Vyšší rozlišení a rychlost CT (pokrok v nano‑CT, korekce beam‑hardening) a pokročilé multimodální fúze dat (XCT + SAM + LIT + FIB/TEM) pro úplnější obraz defektů.
- Rozvoj in‑situ metod (elektrické/termální/ mechanické zatěžování v SEM/TEM) pro sledování iniciace a propagace poruch v reálném čase.
- Materiálové inovace (nové podfilly, pájky, mezivrstvy tlumící stres) a návrhové postupy s ohledem na pnutí a termomechanickou odolnost.

Závěr

Pokročilé pouzdření přináší zásadní výzvy pro FA, které vyžadují multimodální přístup kombinující nedestruktivní rychlou lokalizaci s cílenou destruktivní analýzou na nanometrové úrovni. Implementace integrovaných workflow a automatizovaných softwarových nástrojů umožňuje efektivní stanovení příčin poruch, zkracuje dobu analýzy a podporuje zvyšování spolehlivosti produktů v náročných aplikacích. Investice do rozvoje senzoru, výpočetních metod a materiálových řešení budou klíčové pro další zvýšení robustnosti a průmyslové použitelnosti technik FA.

Reference

1. L. Tummala, Fundamentals of Microsystems Packaging, McGraw-Hill, (2001).
2. R. Black, Microelectronics Packaging Handbook, Springer, (1997).
3. J. Lau, Ball Grid Array Technology, McGraw-Hill, (1995).
4. C. Lee et al., Flip Chip Technology Roadmap, IEEE Trans. Components and Packaging Technologies, (1999).
5. Yole Développement, WLP Market Report, (2008).
6. P. Garrou, Wafer Level Chip Scale Packaging, Springer, (2010).
7. B. Swinnen et al., 3D Integration Using TSVs: A Game Changer, Proc. IEEE ISSCC, (2010).
8. S. Ramaswami, 2.5D & 3D Packaging: The Future of High-Performance Computing, Proc. IEEE ECTC, 2016.
9. M. Bohr, A New Era of Scaling: From Moore’s Law to Chiplets, Proc. IEEE VLSI Symp., (2020).
10. H. Iyer, Hybrid Bonding and the Future of 3D Integration, IEEE Trans. Adv. Packaging, (2021).
11. S. Ramaswami, Advanced Packaging Technologies for Next-Generation Electronics, IEEE Trans. Components, Packaging, and Manufacturing Technology, (2020).
12. L. Tummala, Heterogeneous Integration and 3D Packaging: A Path Forward for More-Than-Moore Scaling, J. Microelectronics and Electronic Packaging, (2018).
13. J. Gambino, R. Prasad, and X. Zhang, High-Bandwidth Memory and the Evolution of 3D Integration, Microelectronics J., (2021).
14. H. Iyer and K. Saraswat, Reliability Challenges in Advanced Packaging: Interconnect Scaling and Stress Management, Proc. Int. Conf. Semiconductor Reliability, (2019).
15. S. Kim et al., Analysis of Metal Shorts in Advanced CMOS Technology, IEEE Trans. Electron Devices, (2020).
16. R. Smith et al., Failure Analysis of Bridging Defects in Sub-7nm Nodes, J. Semiconductor Manufacturing, (2021).
17. T. Wang et al., Impact of Particle Contamination in Lithography Process, Proc. SPIE Lithography Conf., (2019).
18. K. Lee et al., Silicon Crack Formation in Wafer-Level Packaging, IEEE Trans. Reliability, (2018).
19. Y. Chen et al., Barrier Layer Integrity in Cu Interconnects, Microelectronics J., (2022).
20. P. Zhang et al., Metal Short Detection in Advanced Packaging, Proc. IEEE ECTC, (2020).
21. J. Wu et al., Micro-Bump Reliability in 2.5D and 3D ICs, IEEE Trans. Components, (2019).
22. H. Patel et al., Contamination-Induced Failures in BGA Packaging, J. Microelectronics, (2021).
23. A. Singh et al., Thermal Stress-Induced BGA Shorts, Proc. IEEE IRPS, (2020).
24. L. Tan et al., Failure Analysis of TSV Structures in 3D Packaging, Proc. IEEE EPTC, (2022).
25. M. Zhao et al., Trace Crack Propagation in Redistribution Layers, J. Electron. Mater., (2021).
26. C. Huang et al., High-Precision Metrology for HBM Stacking, Proc. SPIE Advanced Metrology, (2020).
27. R. Kumar et al., TSV Profiling using SEM and FIB Techniques, IEEE Trans. Packaging, (2019).
28. D. Li et al., Phase Analysis of Solder Joints in Advanced IC Packaging, Microelectronics Reliability, (2022).
29. J. Park et al., 3D Simulation and Modeling of Advanced Packaging Structures, Proc. IEEE ECTC, (2021).
30. J. Liu, Electromigration in Advanced Packaging, IEEE Trans. Device and Materials Reliability, (2020).
31. H. Iyer, CTE Mismatch and Reliability in 3D ICs, IEEE Trans. Adv. Packaging, (2021).
32. P. Garrou, Fan-Out Packaging Warpage Challenges, Proc. IEEE ECTC, (2019).
33. B. Swinnen et al., Reliability of Hybrid Bonding in 3D Integration, Proc. IEEE ISSCC, (2022).
34. S. Ramaswami, Solder Joint Reliability in Fan-Out Packaging, IEEE Trans. Electron. Packaging, (2020).
35. B. Swinnen et al., TSV Stress Effects in 3D-ICs, IEEE Trans. Device and Materials Reliability, (2018).
36. Yole Développement, Underfill Materials in Advanced Packaging, (2021).
37. M. Bohr, Signal Integrity Challenges in Chiplets and 2.5D Integration, Proc. IEEE VLSI Symp., (2020).
38. Y. Wang et al., X-ray Computed Tomography in Semiconductor Packaging Inspection, IEEE Trans. Components, Packaging, and Manufacturing Technology, vol. 12, no. 4, pp. 675-685, (2023).
39. A. Lee et al., Nano-CT for Advanced Packaging: Capabilities and Challenges, J. Microelectronics and Packaging, vol. 17, no. 3, pp. 45-56, (2022).
40. M. Tanaka et al., Limitations of X-ray Imaging for High-Density Logic Chips, Proc. IEEE Int. Symp. Semiconductor Failure Analysis, (2021).
41. T. Zhang et al., Dual-Energy X-ray CT for Material Characterization in Semiconductor Packaging, Appl. Phys. Lett., vol. 119, no. 8, (2021).
42. P. Chen et al., Beam Hardening Correction Techniques in X-ray CT for Electronics Packaging, Microelectronics Reliability, vol. 126, (2022).
43. K. Nakamura et al., X-ray Diffraction Artifacts in High-Density Semiconductor Interconnects, J. Electron. Mater., vol. 51, no. 2, pp. 312-320, (2022).
44. J. Park et al., Balancing Scan Speed and Resolution in X-ray Nano-CT for Semiconductor Metrology, IEEE Trans. Instrum. Meas., vol. 70, (2021).
45. R. Liu et al., Comparing X-ray CT and Electron Microscopy for Defect Inspection in 5nm Logic Chips, Proc. Int. Conf. Advanced Packaging, (2023).
46. N. G. Orji et al., Metrology for the Next Generation of Semiconductor Devices, Nature Electron., vol. 1, no. 9, pp. 532-547, (2018).
47. J. Li et al., Advanced Failure Analysis Techniques for Advanced Packaging, IEEE Trans. Device and Materials Reliability, vol. 22, no. 3, pp. 471-478, (2022).
48. L. A. Giannuzzi and F. A. Stevie, Introduction to Focused Ion Beams, Springer, (2004).
49. M. Reiche et al., Application of FIB/SEM for the Failure Analysis of Microelectronic Devices, Microelectronics Reliability, vol. 44, no. 9-11, pp. 1303-1309, (2004).
50. K. Mori et al., Characterization of Advanced Semiconductor Packaging Using TEM, Microscopy and Microanalysis, (2015).
51. L. Yu et al., TEM Investigation of Solder Interconnects and Intermetallic Compounds in Advanced Packaging, Mater. Sci. Eng. R Rep., (2019).
52. S. Saito et al., Atomic-Scale Observations of Crack Propagation and Delamination in Advanced Packaging Materials Using TEM, J. Mater. Sci., (2016).
53. S. Venkatesh et al., Elemental Analysis and Failure Mechanisms of Solder Joints Using TEM-EDS, J. Electron. Mater., (2017).
54. K. Park et al., 3D TEM Tomography for Characterizing Failure Mechanisms in Advanced Packaging, Microsc. Res. Tech., (2020).
55. Z. Wu et al., In-Situ TEM Observation of Crack Propagation in Flip-Chip Solder Joints, IEEE Trans. Device Mater. Reliab., (2018).